为什么收发器重配置控制器的reconfig_busy输出在复位后会变为高电平?-Altera-Intel社区-FPGA CPLD-ChipDebug