为什么TCK端口应拉低而不是高？

当TMS和TCK都拉高的器件上电时，JTAG TAP控制器应保持在基极或TEST_LOGIC / RESET状态。然而，在一些上电过程中，从无动力低电平到高电平的转换发生在TMS和TCK之间的略微不同的时刻。请参见AN 122中的图9 （通过嵌入式处理器使用ISP的Jam语言） 。

如果TMS和TCK上升到高水平，或者如果TMS在TCK之前上升，则应该没有问题。但是，如果TCK在TMS之前上升，JTAG TAP控制器将识别状态机时钟的上升沿， TMS信号等于0，并将器件转换为RUN_TEST / IDLE状态。器件保持此状态，直到它从JTAG端口接收到进一步的控制信号。因此， TCK应通过1 kOhm电阻拉低，用于空白和编程器件。参见AN 95中的图4 （MAX器件中的系统内可编程性）