在MAX + PLUS II软件版本9.6 x中编译由Synplicity 5.3.1版生成的EDIF文件时,可能会出现此内部错误。在MANUAL上设置进位链长度时可能会发生错误。解决方法是通过转到Global Project Logic Synthesis – > Synthesis Options将进位链设置为IGNORE。
![内部错误:[mls]文件“mlscarry.c”line1143(MAX +PLUS®II版本9.6x)-Altera-Intel社区-FPGA CPLD-ChipDebug](https://chipdebug.com/wp-content/uploads/2022/08/a681252a5f223945.png)
在MAX + PLUS II软件版本9.6 x中编译由Synplicity 5.3.1版生成的EDIF文件时,可能会出现此内部错误。在MANUAL上设置进位链长度时可能会发生错误。解决方法是通过转到Global Project Logic Synthesis – > Synthesis Options将进位链设置为IGNORE。
没有回复内容