对于采用UniPHY的DDR2和DDR3 SDRAM控制器,SOPC Builder设计的效率较低-Altera-Intel社区-FPGA CPLD-ChipDebug