Quartus II软件版本14.1不包括MAX 10器件的DDR3 I / O布局规则-Altera-Intel社区-FPGA CPLD-ChipDebug

Quartus II软件版本14.1不包括MAX 10器件的DDR3 I / O布局规则

Quartus II软件版本14.1不包括MAX 10器件上外部存储器接口(EMIF)和电压基准(VREF)的一些DDR3 I / O布局规则。不限制在EMIF或VREF引脚附近放置通用I / O(GPIO),10M08和10M50器件可能无法正常工作。

解决/修复方法

此问题已在Quartus II 15.0中修复。以前的软件版本没有解决方法。

请登录后发表评论

    没有回复内容