为什么用于PCI Express的Avalon-Memory Mapped(Avalon MM)硬IP中的64位寻址不能正常用于Cyclone V&Arria V?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么用于PCI Express的Avalon-Memory Mapped(Avalon MM)硬IP中的64位寻址不能正常用于Cyclone V&Arria V?

解决/修复方法

应更改文件altpcie_cv_hip_avmm_hwtcl.v第214行

参数CB_P2A_AVALON_ADDR_B0 = 32 \’h01000000,

参数CB_P2A_AVALON_ADDR_B0 = 32 \’h00000000,

该文件位于以下目录中:

<您的Quartus安装目录> \ ip \ altera \ altera_pcie \ altera_pcie_cv_hip_avmm \ altpcie_cv_hip_avmm_hwtcl.v

修改上述文件后,必须重新生成IP。

重新生成后,您必须修改当前项目目录中的文件altpciexpav_stif_txavl_cntrl.v ,查找第213行

分配pcie_space_64 = bypass_trans? 1 \’b0:PCIeAddrSpace_i [0];

并替换为:

分配pcie_space_64 = bypass_trans? 1 \’b1:PCIeAddrSpace_i [0];

计划在Quartus II软件的未来版本中修复。

请登录后发表评论

    没有回复内容