我可以在LogicLock区域中包含I / O寄存器和引脚吗?-Altera-Intel社区-FPGA CPLD-ChipDebug

我可以在LogicLock区域中包含I / O寄存器和引脚吗?

LogicLock区域不支持引脚分配。如果将包含引脚的实体分配给LogicLock区域,则编译器会忽略引脚上的LogicLock区域分配。但是,如果您明确地将一个引脚分配给一个LogicLock区域(例如,通过在Node Finder中选择引脚名称并将其分配给LogicLock区域),只有当该区域及其所有父LogicLock区域具有该引脚时,编译器才会尊重该分配。锁定的位置。在这种情况下,编译器会尝试将引脚放在与LogicLock区域相邻的行或列上。

请登录后发表评论

    没有回复内容