如何在ModelSim®软件中仿真上拉和下拉电阻?-Altera-Intel社区-FPGA CPLD-ChipDebug

如何在ModelSim®软件中仿真上拉和下拉电阻?

在连接模块的输出/双向net信号时,可以使用两个变量类型tri0tri1来仿真上拉和下拉电阻。这两种变量类型仿真在未驱动该信号时下拉或上拉的net信号。声明示例如下:

模块pullup_tb;
    reg a,b,d,clk; //这些都是输入
    tri1 c,q; //这些是输出;而不是:wire c,q;

   weak_pullupmodelsim my_wkpu(.a(a),
.B(b)中,
.C(c)中,
.D(d),
.clk(CLK),
.Q(q)中
  );

仿真上面的例子将上拉网络信号cq以仿真这些信号在电路板上的作用方式。

请登录后发表评论

    没有回复内容