Altera PHYLite并行接口IP核用户指南:已知问题-Altera-Intel社区-FPGA CPLD-ChipDebug