使用UniPHY的DDR2和DDR3 SDRAM控制器的突发合并功能-Altera-Intel论坛-FPGA CPLD-ChipDebug