此问题会影响DDR2和DDR3产品。
Stratix V器件上的DDR2和DDR3接口可能难以在某些最大频率下实现时序收敛。
解决/修复方法
此问题的解决方法是为您的配置应用适当的解决方案，如下所述：
- 对于Stratix V ，-C1 / -C2速度级器件，采用四列双插槽配置与DDR2 SDRAM DIMM接口，采用半速率软控制器，频率规格为400 MHz：升级400 MHz DDR2 SDRAM组件以533 MHz DDR2 SDRAM组件实现指定的最大频率。
- 对于Stratix V ，-C1 / -C2速度级器件，采用双芯片选择配置与DDR2 SDRAM组件连接，使用半速率软控制器，频率规格为400 MHz：将400 MHz DDR2 SDRAM组件升级至一个533 MHz DDR2 SDRAM组件，可实现指定的最大频率。
此问题将无法解决。
最新频率规范的解决方案将在未来版本的外部存储器接口规范估算器中进行更新。
没有回复内容