Cyclone III和Cyclone IV系列器件中的差分SSTL和HSTL输入是否需要VREF输入才能参考？-Altera-Intel社区-FPGA CPLD-ChipDebug

Cyclone III和Cyclone IV系列器件中的差分SSTL和HSTL输入是否需要VREF输入才能参考？

Altera_wiki等级-LV1-ChipDebug6年前发布
650
是的，使用这些I / O标准作为输入也需要VREF输入。这是因为，在Cyclone®III和Cyclone IV系列器件中，这些差分输入被视为两个单端HSTL和SSTL输入，其中只有一个被解码。因此，需要VREF来定义信号状态。
FPGAFPGA-CPLDIntel/AlteraSoCs英特尔/阿尔特拉
评分
欢迎为Ta评分
分享
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面