进入L1状态时,PCI Express编译器的SOPC Builder硬IP实现挂起-Altera-Intel社区-FPGA CPLD-ChipDebug

进入L1状态时,PCI Express编译器的SOPC Builder硬IP实现挂起

当主机将地址0x1f处的PMCSR寄存器编程为D3状态时,在SOPC Builder中创建的硬IP端点变体可能会在与根端口执行电源管理消息握手协议时挂起。

此问题会影响SOPC Builder中PCI Express MegaCore功能的硬IP实现。

解决/修复方法

解决方法是设置test_in[7] = 1以禁用所有低状态电源协商。

此问题已在PCI Express MegaCore功能的10.1版中得到修复。

请登录后发表评论

    没有回复内容