Stratix V GT通道的有效预加重预接头设置有哪些?-Altera-Intel社区-FPGA CPLD-ChipDebug