在Quartus II软件中为Stratix V,Arria V或Cyclone V器件编译PCI Express设计时,为什么会出现以下错误消息?-Altera-Intel社区-FPGA CPLD-ChipDebug

在Quartus II软件中为Stratix V,Arria V或Cyclone V器件编译PCI Express设计时,为什么会出现以下错误消息?

错误(11128):下列信号不能被布线:<项目>:顶部| <变种> _plus:ep_plus | <变种>:EPMAP | altpcie_cv_hip_ast_hwtcl:pcie_core_hardip_epx4_inst | altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl | altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom | av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip | av_xcvr_native :inst_av_xcvr_native | av_pcs:inst_av_pcs | av_pcs_ch:CH [3] .inst_av_pcs_ch | av_hssi_rx_pld_pcs_interface_rbc:inst_av_hssi_rx_pld_pcs_interface | blockselect。器件不包含进行此连接所需的布线资源。

解决/修复方法

此错误是由于PCI Express硬IP上的专用pin_perstn未正确连接。
在PCI Express Hard IP中,输入引脚“pin_perstn”必须由I / O引脚直接驱动,不能由用户逻辑驱动。
要修复错误,请将pin_perstn连接到FPGA引脚nPERST。
请登录后发表评论

    没有回复内容