为什么启用了重配置功能的小数分频PLL无法锁定Stratix V器件？

由于Quartus®II版本11.1SP2及更早版本中的问题，在Stratix®V器件的某些位置实现时，使用Altera®PLLIP和附加的Altera PLL重配置IP实现的小数PLL可能无法锁定。

另一个症状是mgmt_waitrequest信号始终被断言。