当我针对Stratix IV ES器件时,为什么会看到不合适的错误,但该设计适用于Stratix IV生产器件?-Altera-Intel社区-FPGA CPLD-ChipDebug

当我针对Stratix IV ES器件时,为什么会看到不合适的错误,但该设计适用于Stratix IV生产器件?

某些Stratix®IVES(工程样品)器件中的M144K模块存在问题。 Quartus®II软件9.0 SP2使用M9K模块在您的设计中实现了所有双时钟RAM模块。

根据您的设计中有多少个双时钟RAM模块,即使M144K模块仍然可用,目标ES器件也可能会耗尽M9K模块资源。这可能导致不合适的错误。

M144K块的问题将在生产器件中修复。

Stratix IV GX,Stratix IV GT和Stratix IV E勘误表中介绍了此问题:

Stratix IV GX勘误表(.pdf)

Stratix IV GT勘误表(.pdf)

Stratix IV E勘误表(.pdf)

请登录后发表评论

    没有回复内容