如果在Stratix V GX器件中启用了PLL / CDR重配置,那么在合并收发器TX PLL时Quartus II 12.1是否有任何变化?-Altera-Intel社区-FPGA CPLD-ChipDebug