RapidIO IP内核在Arria V和Cyclone V器件中具有错误的默认TX VOD设置-Altera-Intel社区-FPGA CPLD-ChipDebug

RapidIO IP内核在Arria V和Cyclone V器件中具有错误的默认TX VOD设置

RapidIO IP内核未在Arria V(GX,GT,SX和ST)和Cyclone V器件中正确设置收发器TX V OD值。默认值违反RapidIO规范。

此问题会影响针对除Arria V GZ器件之外的Cyclone V器件或Arria V器件的所有RapidIO IP内核变体。

解决/修复方法

要解决此问题,请将以下行添加到Quartus II项目的Quartus II设置文件( .qsf )中:

set_instance_assignment -name XCVR_TX_VOD 50 -to <td>

其中<td>是RapidIO链路的发送器串行输出引脚。

该分配将TX V OD设置为500 mV的值。

此问题将在RapidIO MegaCore功能的未来版本中修复。

请登录后发表评论

    没有回复内容