为什么我在Quartus II的早期版本中成功编译的设计导致与Quartus II 5.0版中的错误消息“错误：无法实现PLL …”不符？-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么我在Quartus II的早期版本中成功编译的设计导致与Quartus II 5.0版中的错误消息“错误：无法实现PLL …”不符？

Altera_wiki等级-LV1-ChipDebug6年前发布
60
Stratix®II器件PLL的设置在Quartus II的5.0版本中进行了更新。这些变化反映了
通过Stratix II器件的特性设置PLL的允许设置。如果在Quartus II 5.0中出现错误，则所选设置不再有效。使用MegaWizard工具重新创建具有更正设置的PLL。请联系Altera技术支持代表以获得进一步的帮助。
FPGAFPGA-CPLDIntel/AlteraSoCs英特尔/阿尔特拉
评分
欢迎为Ta评分
分享
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面