为什么MAX +PLUS®II软件不能将我的VHDL寄存器的使能信号置于带时钟使能（DFFE）的D型触发器的使能端口？

一些VHDL编码样式使MAX + PLUS II软件在触发器的d输入上创建多路复用器，该输入在d输入和q输出之间进行选择。该实现具有与DFFE相同的功能，但它没有利用触发器上的使能端口。

例如，以下代码使MAX + PLUS II软件在DFFE的d输入上创建多路复用器：

IF（clk'EVENT和clk ='1'）然后
如果en ='1'那么
q <= d;
万一;
万一;

解决此问题的方法是按照MAX + PLUS II帮助中所述的方式对DFFE进行编码。

如果en ='0'那么
空值;
其他
IF（clk'EVENT和clk ='1'）然后
q <= d;
万一;
万一;

这种编码风格的地方en直接在DFFEs启用端口。