为什么全条带模型仿真中的条带到PLD桥的写数据总线的行为与总线功能模型(BFM)和Excalibur条带仿真器(ESS)的写数据总线不同?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么全条带模型仿真中的条带到PLD桥的写数据总线的行为与总线功能模型(BFM)和Excalibur条带仿真器(ESS)的写数据总线不同?

BFM的主端口和ESS在事务之间将写数据总线(masterhwdata)驱动为零。完整条带模型将根据事件序列将Stripe到PLD Bridge的写数据总线驱动到各种值。

AMBA规范规定,事务之间在写数据总线上驱动的值未定义,因此对写数据总线建模的两种方法都是正确的。差异的原因是BFM和ESS不是嵌入式条带桥的周期精确表示。要使BFM和ESS模型相同,完整条带模型将需要更改超出其预期用途范围的BFM和ESS。

请登录后发表评论

    没有回复内容