无法使用ModelSim 6.4b或更高版本仿真Verilog HDL中的CPRI IP核自动速率协商-Altera-Intel社区-FPGA CPLD-ChipDebug

无法使用ModelSim 6.4b或更高版本仿真Verilog HDL中的CPRI IP核自动速率协商

启用自动速率协商和使用Verilog HDL输出文件的CPRI MegaCore功能变体无法在Mentor Graphics ModelSim 6.4b仿真器或此仿真器的更高版本中成功仿真。

此问题会影响所有CPRI MegaCore功能变化,并启用自动速率协商和Verilog HDL输出文件。使用这些仿真器无法完成这些变化的仿真。

解决/修复方法

使用ModelSim 6.4a仿真工具来仿真这些变化。

此问题已在CPRI MegaCore功能的10.1版中修复。

请登录后发表评论

    没有回复内容