使用MLAB在Stratix V器件中进行系数存储的半带抽取滤波器失败-Altera-Intel社区-FPGA CPLD-ChipDebug

使用MLAB在Stratix V器件中进行系数存储的半带抽取滤波器失败

针对Stratix V器件并使用MLAB进行代码存储的半带抽取滤波器无法成功生成网表。

具有多周期可变结构和系数存储的半带抽取滤波器设置为针对Stratix V器件的MLAB

Quartus II软件无法生成网表。

解决/修复方法

对于具有针对Stratix V器件的多周期可变结构的半带抽取滤波器,请将系数存储设置为自动

请登录后发表评论

    没有回复内容