我们如何确保Stratix IV GX / GT和Arria II GX器件满足PCI Express L0s到L0的转换时间限制?-Altera-Intel社区-FPGA CPLD-ChipDebug