RapidIO II IP核I / O逻辑层主端口在waitrequest信号置为无效后不会置低写请求信号

RapidIO II IP内核的I / O逻辑层主端口应该实现Avalon-MM接口主协议。但是，IP内核未正确实现此协议。具体地，如果在IP核最初断言iom_rd_wr_write输出信号时已经断言iom_rd_wr_waitrequest输入信号，则iom_rd_wr_write输出信号不符合规范。在这种情况下，即使在iom_rd_wr_waitrequest输入信号置为无效后，IP内核也不会置位此信号。

根据Avalon-MM协议规范，主器件必须保持写请求信号（iom_rd_wr_write）被断言，直到从器件断言iom_rd_wr_waitrequest信号，然后在写完成后取消写请求。但是，使用当前的IP内核实现，即使在写入完成后，IP内核仍会保持写入请求。在这种情况下，IP内核永远不会置位写请求信号（iom_rd_wr_write）。结果，Avalon-MM从器件将错误地假设IP内核正在进行额外的新写入请求。

有关Avalon-MM规范的更多信息，请参阅Avalon接口规范 。