当同时启用寄存器的预置和清除信号时会发生什么?-Altera-Intel社区-FPGA CPLD-ChipDebug

当同时启用寄存器的预置和清除信号时会发生什么?

当同时启用寄存器的预置和清除信号时,输出未定义。如果两个信号中的一个被禁用,另一个将“赢”,寄存器输出将立即反映出适当的结果。

此解决方案适用于所有FLEX 10K,FLEX 8000,MAX 9000,MAX 7000和FLASHlogic器件。传统器件没有预设信号。

请登录后发表评论

    没有回复内容