错误：pcie_hard_ip_0_pcie_bfm_0：altera_pcie_bfm_qsys不支持VHDL Simulation的生成。生成适用于：Verilog Simulation，Quartus Synthesis-Altera-Intel社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面