当我在并行闪存加载器宏功能不使用时选择总线引脚为三态时,Tri Primitive是否正常工作?-Altera-Intel社区-FPGA CPLD-ChipDebug