Stratix V ES器件上的DDR3L设计可能在汇编器中失败Altera_wiki6年前发布120 此问题会影响DDR3L产品。 针对Stratix V ES器件上的DDR3L协议的设计可能在汇编器中失败。 解决/修复方法 此问题没有解决方法。此问题将在以后的外部存储器接口IP版本中修复。 EMIFFPGAFPGA-CPLDIntel/AlteraSoCs英特尔/阿尔特拉
没有回复内容