FLEX®10K,MAX®9000或MAX 7000器件中寄存器的时钟使能信号的建立/保持时间是多少?-Altera-Intel社区-FPGA CPLD-ChipDebug

FLEX®10K,MAX®9000或MAX 7000器件中寄存器的时钟使能信号的建立/保持时间是多少?

寄存器中用于相对于时钟的数据的建立/保持参数也适用于相对于时钟的时钟使能信号。换句话说,必须将使能信号设置为时间t SU ,并且必须在相对于时钟的时间t H内保持使能。特定器件的t SUt H值可在器件系列数据手册中找到。

这些参数适用于逻辑单元寄存器(FLEX器件),宏单元寄存器(MAX器件),快速输入寄存器和I / O单元寄存器。该解决方案不适用于MAX 5000器件,因为它们在寄存器上没有专用的时钟使能。

有关更多信息,请参阅以下文档:
请登录后发表评论

    没有回复内容