当使用MasterBlaster TM或ByteBlasterMV TM电缆在Excalibur TM开发套件中配置嵌入Nios TM的APEX TM器件时，为什么会出现错误“器件1的JTAG ID代码与器件的任何有效JTAG ID代码不匹配”处理器？-Altera-Intel社区-FPGA CPLD-ChipDebug

当使用MasterBlaster TM或ByteBlasterMV TM电缆在Excalibur TM开发套件中配置嵌入Nios TM的APEX TM器件时，为什么会出现错误“器件1的JTAG ID代码与器件的任何有效JTAG ID代码不匹配”处理器？

Altera_wiki等级-LV1-ChipDebug7年前发布
10
如果在Nios开发板上错误地设置了开关，则可能会出现此错误。确保开关SW8设置为连接，并且开关SW9和SW10设置为旁路 。

有关更多信息，请参阅解决方案， 如何在具有Nios嵌入式处理器的Excalibur开发板上配置APEX器件？
FPGAFPGA-CPLDIntel/AlteraSoCs英特尔/阿尔特拉
评分
欢迎为Ta评分
分享
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面