在Stratix V GX或Arria V GZ器件上使用低延迟或Native PHY,10G PCS Basic模式时,为什么会看到过多的接收器延迟?-Altera-Intel社区-FPGA CPLD-ChipDebug