为什么我看到消息“avalon_master.writedata和avl.avl_wdata之间的连接必须是带有UniPHY的DDR2（3）SDRAM控制器的宽度[8,16,32,64,128,256,512,1024]？-Altera-Intel社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面