为什么我看到消息“avalon_master.writedata和avl.avl_wdata之间的连接必须是带有UniPHY的DDR2（3）SDRAM控制器的宽度[8,16,32,64,128,256,512,1024]？Altera_wiki6年前发布110该帖子内容已隐藏，请登录后查看登录后继续查看登录注册EMIFFPGAFPGA-CPLDIntel/AlteraSoCs英特尔/阿尔特拉
![为什么我看到消息“avalon_master.writedata和avl.avl_wdata之间的连接必须是带有UniPHY的DDR2（3）SDRAM控制器的宽度[8,16,32,64,128,256,512,1024]？-Altera-Intel论坛-FPGA CPLD-ChipDebug](https://chipdebug.com/wp-content/uploads/2022/08/a681252a5f223945.png)
没有回复内容