为什么Stratix IV GX收发器的rx_phase_comp_fifo_error输出端口在功能仿真期间始终处于未定义状态?-Altera-Intel社区-FPGA CPLD-ChipDebug