配置后如何将两用引脚用作普通I / O?-Altera-Intel社区-FPGA CPLD-ChipDebug

配置后如何将两用引脚用作普通I / O?

当您将两用引脚用作普通I / O时,可能会出现如下错误。

错误(176310):无法将多个引脚分配给引脚位置Pin_E3(IOC_X0_Y34_N0)

    信息(176311):引脚sjtag_tck_sel_2分配给引脚位置Pin_E3(IOC_X0_Y34_N0)

    信息(176311):引脚~ASDO~分配给引脚位置Pin_E3(IOC_X0_Y34_N0)

错误(176310):无法将多个引脚分配到引脚位置Pin_D3(IOC_X0_Y34_N1)

    信息(176311):引脚mp_state0_mp_sta1_2分配给引脚位置Pin_D3(IOC_X0_Y34_N1)

    信息(176311):引脚~nCSO~分配给引脚位置Pin_D3(IOC_X0_Y34_N1)

信息(171121):fitter准备操作结束:经过时间为00:00:00

错误(171000):无法在器件中进行设计

解决/修复方法

由于两用引脚在配置后被设置为保留引脚,因此发生错误。您可以更改以下两个设置以启用普通I / O功能。

1。       转至QuartusII Assignments菜单 – > Device – > Device and Pin Options – > Dual-Purpose Pins窗口,选择值“Use as regular I / O”。

2。       转至QuartusII Assignments菜单 – > Device – > Device and Pin Options – > Configuration窗口,选择配置方案为“Passive Serial”。

请登录后发表评论

    没有回复内容