如何计算DDR3的Vtt电源容差?-Altera-Intel社区-FPGA CPLD-ChipDebug

如何计算DDR3的Vtt电源容差?

使用SSTL15计算DDR3 Vtt电源的容差时,它与VCCIO有关。但是你也应该将VCCIO容差纳入计算中。

Vtt(min)= VCCIO(min)* 0.49 Vtt(min)= 1.425V * 0.49 Vtt(min)= 0.70V

Vtt(典型值)= VCCIO(典型值)* 0.5 Vtt(典型值)= 1.5V * 0.5 Vtt(典型值)= 0.75V

Vtt(max)= VCCIO(max)* 0.51 Vtt(max)= 1.575V * 0.51 Vtt(max)= 0.80V

最小和最大条件下的实际容差为+/- 50mV。

可以对所有SSTL和HSTL I / O标准执行相同的分析。

请登录后发表评论

    没有回复内容