为什么我的器件上的某些GND(接地)引脚(在器件引脚文档中列为GND)在引脚到引脚测量期间显示不连续?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么我的器件上的某些GND(接地)引脚(在器件引脚文档中列为GND)在引脚到引脚测量期间显示不连续?

在测量Altera®器件上两个GND引脚之间的导通性时,并非所有标记为GND的引脚都将内部连接到其他GND引脚。有时它们可​​能会悬空以进行封装迁移,或者物理上需要连接到GND,因为它们是专用测试/模式引脚。

请登录后发表评论

    没有回复内容