如何处理SV PCIe HIP的输入端口cfglink2csrpld?Altera_wiki6年前发布100 端口cfglink2csrpld是HIP变体文件中的一个不需要的端口。在SV PCIe用户指南中,没有关于该信号的任何描述。 解决/修复方法 您可以在设计中将端口cfglink2csrpld连接到“0”。该端口将在Quartus II 12.0中删除。 FPGAFPGA-CPLDIntel/AlteraSoCs英特尔/阿尔特拉
没有回复内容