为什么在Arria V器件中为我的DDR3控制器在TimeQuest中获得3个无约束时钟?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么在Arria V器件中为我的DDR3控制器在TimeQuest中获得3个无约束时钟?

由于Quartus®II12.0sp2及更高版本中的问题,在为Arria V ST,GX和GT器件创建带有UniPHY的DDR3控制器时,TimeQuest时序分析器中可能会出现三个无约束时钟。时钟输出引脚名称以下列结尾:

<hierarchy> |dqs_enable_ctrl~DFFEXTENDDQSENABLE

解决/修复方法

可以安全地忽略这些无约束时钟。这些警告将在Quartus II软件的未来版本中删除。

请登录后发表评论

    没有回复内容