为什么我不能为两个不同的ALTMEMPHY IP实例合并PLL?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么我不能为两个不同的ALTMEMPHY IP实例合并PLL?

ALTMEMPHY校准使用PLL重配置来更新PLL相位。因此,需要动态PLL重配置。


由于每个ALTMEMPHY接口必须单独校准,并且可能需要对PLL时钟进行不同的调整,因此PLL无法合并。

有关详细信息,请参阅12.1版本的 外部存储器接口手册中 的ALTMEMPHY部分

解决/修复方法

请登录后发表评论

    没有回复内容