我应该如何控制Stratix IV GX器件的PCI Express(PIPE)x4和x8配置中的ratewitch端口?-Altera-Intel社区-FPGA CPLD-ChipDebug