为什么我的Arria V GX ES设计的EDCRC软IP门级仿真网表文件无法在ModelSim仿真器中成功编译?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么我的Arria V GX ES设计的EDCRC软IP门级仿真网表文件无法在ModelSim仿真器中成功编译?

在Quartus®II11.1 SP2中编译期间,为Arria®VGX ES器件插入EDCRC软IP。该软IP包含一个没有仿真模型的内部振荡器。因此,VHDL输出( .vho )和Verilog HDL输出( .vo )门级仿真网表文件可能无法在ModelSim软件中成功编译。您可能会看到以下错误:

Error: ModelSim Error: # ** Error: <design> .vho( <line number> ): (vcom-1035) Formal port "ntrst" has OPEN or no actual associated with it.
Error: ModelSim Error: # ** Error: <design> .vho( <line number> ): (vcom-1035) Formal port "tdoutap" has OPEN or no actual associated with it.
Error: ModelSim Error: # ** Error: <design> .vho( <line number> ): (vcom-1141) Identifier "arriav_oscillator" does not identify a component declaration.

解决/修复方法

有一个补丁可以解决Quartus II 11.1 SP2中的这个限制。从下面的相应链接下载并安装补丁2.12。安装补丁后,可以使用项目目录中quartus.ini文件中的变量来控制编译。要生成门级仿真网表,请在项目目录中创建或编辑quartus.ini文件并添加以下行:

sgn_add_av_es_soft_ip=off

此变量禁用EDCRC软IP的自动插入,并允许在ModelSim软件中成功编译门级仿真网表文件。但是,不会生成编程文件。要生成编程文件,必须从quartus.ini文件中删除该变量。

请登录后发表评论

    没有回复内容