当我在资源属性编辑器中设置值时,为什么D6延迟链忽略值7?-Altera-Intel社区-FPGA CPLD-ChipDebug