为什么每次在Cyclone IV GX器件中声明reconfig_reset信号时都会触发偏移消除?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么每次在Cyclone IV GX器件中声明reconfig_reset信号时都会触发偏移消除?

由于Quartus®II10.0和10.1版本中的问题,在接收器偏移消除过程中会观察到一些意外行为。

1.每次在Cyclone®IVGX器件中置位reconfig_reset信号时,都会触发偏移取消。在仿真和硬件中都可以看到这种行为。在仿真中将忙信号置为高电平16个时钟周期或在硬件中置位几千个时钟周期表示失调消除。

2.此问题仅在仿真中观察到。上电时忙信号置为高电平,reconfig_reset置为高电平。如果在上电时reconfig_reset被置为高电平;偏移取消将保持关闭,直到reconfig_reset被取消声明。因此,忙碌信号实际应该是低电平,直到reconfig_reset取消置低。

偏移取消的正确行为如下:

1.如果在完成偏移取消后声明reconfig_reset,则不应再次运行偏移取消,因为它是一次性上电事件。

2.如果在上电期间完成偏移取消之前置位reconfig_reset,则应保持偏移取消,直到取消置位reconfig_reset。当上电后第一次取消置位reconfig_reset时,应该再次运行偏移取消。

3.如果在加电时断言reconfig_reset;应该保持偏移取消,直到取消声明reconfig_reset。上电时忙信号应为低电平,直到reconfig_reset被置低。

有一个补丁可以解决Quartus II 10.0 SP1和10.1版本的这个问题。从以下链接下载并安装相应的补丁

请登录后发表评论

    没有回复内容