为什么Synplify软件会在推断内存中的写入使能信号中插入额外的寄存器? (Synplicity Synplify 5.06,5.07和5.08)-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么Synplify软件会在推断内存中的写入使能信号中插入额外的寄存器? (Synplicity Synplify 5.06,5.07和5.08)

当Synplify软件推断同步存储器并将其映射到嵌入式阵列块(EAB)时,它会自动在EAB内部注册写入使能,即使硬件描述语言(HDL)没有描述已注册的写入使能。如果HDL描述了已注册的写使能,则除了EAB内的寄存器之外,Synplify软件还为EAB外部的写使能引入了额外的寄存器。

要避免此问题,请使用LPM函数实例化内存。此问题计划在Synplify软件版本5.12或更高版本中修复。有关软件何时可用的信息,请参阅Synplicity网站http://www.synplicity.com

请登录后发表评论

    没有回复内容