如何禁用PCI Express仿真的加扰器?-Altera-Intel社区-FPGA CPLD-ChipDebug

如何禁用PCI Express仿真的加扰器?

要在PCIExpress®仿真中禁用加扰,请执行以下操作:

1.打开<work_dir> / <variant> / testbench / <variant> _tb / simulation / submodules /
altpcie_tbed_sv_hwtcl.v

2.搜索字符串test_in。
3.要禁用加扰器,请设置test_in [2] = 1。
4.保存altpcie_tbed_sv_hwtcl.v

解决/修复方法

请登录后发表评论

    没有回复内容