为什么我看到Cyclone III或Cyclone IV LVDS_E_3R输出信号被反转?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么我看到Cyclone III或Cyclone IV LVDS_E_3R输出信号被反转?

由于Quartus®II10.1 SP1及更早版本中的问题,您可能会在Cyclone®III或Cyclone IV器件中看到反相LVDS_E_3R输出信号。如果在输出寄存器上实现NOT-gate回推并且输出寄存器放在I / O元件中,则可能发生这种情况。当寄存器具有初始高值时,包括当Quartus II综合使用异步复位实现异步预置时,会发生NOT-gate回退。

解决/修复方法

要解决此问题,请执行以下操作之一:

  • 使用FAST_OUTPUT_REGISTER分配防止将寄存器放入I / O元件,如下所示:
  • set_instance_assignment -name FAST_OUTPUT_REGISTER OFF -to <output pin name>

  • 或者,通过删除输出寄存器的初始高值(例如通过删除异步预设)来防止执行NOT-gate回退。

从Quartus II软件版本11.1开始修复此问题。

请登录后发表评论

    没有回复内容