在APEX™配置期间和之后,nWS,nRS,nCS,CS,DATA [7..1]和RDYnBSY引脚的状态是什么? (Quartus™)-Altera-Intel社区-FPGA CPLD-ChipDebug

在APEX™配置期间和之后,nWS,nRS,nCS,CS,DATA [7..1]和RDYnBSY引脚的状态是什么? (Quartus™)

如果在配置期间使用这些引脚,则它们的行为符合所使用的特定配置方案。如果在配置期间未使用这些引脚,则它们是三态的。

对于USER模式(即配置后),您可以从编译器设置对话框(芯片和器件菜单 – > 器件和引脚选项 – > 配置 )中选择四种设置之一进行两用配置

  • 输入三态
  • 输出驱动地
  • 输出驱动未指定的信号

如果选择Off ,则配置后引脚将作为普通I / O引脚使用。

如果选择三态输入 ,则引脚在USER模式下处于三态,不能用作I / O引脚。这些引脚标有前面有一个配置引脚名称+设计报告文件(即+nWS )。

如果选择输出驱动接地 ,则引脚将在USER模式下接地,不能用作I / O引脚。这些引脚在设计的报告文件中标有配置引脚名称,前面带有* (即*nWS )。

如果选择驱动未指定信号的输出 ,则这些引脚在USER模式下驱动,不能用作I / O引脚。这些引脚在设计的报告文件中标有配置引脚名称,前面带有* (即*nWS )。

检查设计的Quartus生成的报告文件(< report file > .csf.htm )以确定这些引脚的特定性质。

请登录后发表评论

    没有回复内容