错误:PLL输出计数器参数’output_clock_frequency’设置为非法值’  ‘在节点上’  pll_fclk〜PLL_OUTPUT_COUNTER”-Altera-Intel社区-FPGA CPLD-ChipDebug

错误:PLL输出计数器参数’output_clock_frequency’设置为非法值’ ‘在节点上’ pll_fclk〜PLL_OUTPUT_COUNTER”

在为ALTLVDS_RX宏功能中的‘rx_inclock’参数选择’rx_in’的相位对齐的相移值时,可能会出现此错误。选择非法相移值时会发生错误。

由于ALTLVDS_RX宏功能中的错误,一些非法相移值将出现在宏功能下拉列表中。

解决/修复方法

您必须在宏功能中选择合法的相移值,或在宏功能变化文件中指定所需的相移值。

有关如何计算此参数的合法相移值的详细信息,请参阅下面的相关解决方案。

请登录后发表评论

    没有回复内容